Desenvolvimento de um processador baseado na arquitetura MIPS32 utilizando hardware reconfiguráveis

João Paulo Fernandes de Cerqueira César, Otávio de Souza Martins Gomes

Resumo - visualizações: 2322


Esse artigo apresenta o processo de desenvolvimento de um processador MIPS de 32 bits com funcionalidades reduzidas. Para isso, utiliza-se de conceitos de computação reconfigurável, por meio da sintetização em Field Programmable Gate Array (FPGA) com o uso da linguagem VHDL para descrição do hardware. O resultado desse projeto poderá ser utilizado como material didático em disciplinas relacionadas, além de oferecer um IP validado do processador MIPS 32 bits, fomentando assim o desenvolvimento de variados projetos de pesquisa na área de microeletrônica, arquitetura de computadores e linguagens de descrição de hardware.

Palavras-chave: 

Abstract

Development of aprocessor based in MIPS32 architecture using reconfigurable  hardware

This paper presents the process of developing a 32-bit MIPS processor with reduced functionality, using concepts of reconfigurable computing through the synthesis on Field Programmable Gate Array (FPGA) using VHDL language to describe the hardware. The result of this project could be used as teaching material in related disciplines, besides offering a validated IP of MIPS 32 bits processor, which can be further used as part of various research projects in microelectronics, computer architecture and hardware description languages.

Keywords: MIPS. FPGA. Reconfigurable Hardware. VHDL.


Palavras-chave


MIPS; FPGA; Hardware Reconfigurável; VHDL

Texto completo:

PDF

Referências


ALTERA CORPORATION . Recommended hdl coding styles. In: Quartus II Handbook: Version 13.1: volume 1: design and synthesis. San Jose: Altera Corporation, 2013. Cap. 13. p. 76. Disponível em: . Acesso em: 06 set. 2016.

ALTERA CORPORATION. DE2 Development and Education Board: user manual. 1.4. ed. San Jose: Altera Corporation, 2006. 72 p. Disponível em: . Acesso em: 06 set. 2016.

___. Intellectual Property. 2016. Disponível em: . Acesso em: 06 set. 2016.

BOTROS, N. HDL Programming Fundamentals: VHDL and verilog. Boston, Mass: Da Vinci Engineering Press, 2006. 400 p. ISBN 9781584508557.

CASILLO, L. A. ProjetoeimplementaçãoemFPGAdeumprocessador

comconjuntode instruçãoreconfigurávelutilizandoVHDL. 2006. 110 f. Dissertação (Mestrado em Sistemas e Computação) — Universidade Federal do Rio Grande do Norte, 2006. Disponível em: . Acesso em: 06 set. 2016.

HARRIS, S. L. et al. Mipsfpga: using a commercial mips soft-core in computer architecture education. IET Circuits, Devices & Systems, Institution of Engineering and Technology, 2017. ISSN 1751-858X. Disponível em: . Acesso em: 06 set. 2016.

HENNESSY, J. et al. Mips: a microprocessor architecture. In: ANNUAL WORKSHOP ON MICROPROGRAMMING. 15, 1982, Piscataway, NJ, USA. Proceedings... Piscataway: IEEE Press, 1982. (MICRO 15), p. 17–22. Disponível em: . Acesso em: 06 set. 2016.

HOLLISTER, S. Silicon shakeup: imagination technologies buys mips, hopes to compete with arm processors. 2012. Disponível em: . Acesso em: 06 set. 2016.

KUON, I.; TESSIER, R.; ROSE, J. FPGA Architecture: survey and challenges. Foundations andTrendsinElectronicDesignAutomation, v. 2, n. 2, p. 135–253, 2007. ISSN 1551-3939. Disponível em: . Acesso em: 06 set. 2016.

MIPS-TECHNOLOGIES. MIPS32 Architecture For Programmers Volume II: the mips32 instruction set. 0.95. ed. Mountain View, CA: [s.n.], 2001. 253 p. Disponível em: . Acesso em: 06 set. 2016.

PATTERSON, D.; HENNESSY, J. Organização e Projeto de Computadores: interface hardware / software. Rio de Janeiro: Elsevier, 2005. ISBN 9788535215212.

PATTERSON, D. A.; HENNESSY, J. L. Organizaçãoe Projeto de Computadores: interface hardware / software. Rio de Janeiro, Brasil: Elsevier, 2014. 736 p. ISBN 8535264108. PEDRONI, V. A. Circuit Design with VHDL. Cambridge, Mass: MIT Press, 2004. 363 p. ISBN 9780262162241.

REAZ, M.; ISLAM, M.; SULAIMAN, M. A single clock cycle mips risc processor design using VHDL. In: INTERNATIONAL CONFERENCE ON NEURAL INFORMATION PROCESSING (ICONIP 02). 9. [S.1.], 2002. Proceedings... [s.1.:s.n], Computational Intelligence for the E-Age (IEEE Cat. No.02EX575). IEEE, 2002. p. 17–22. Disponível em:

arnumber=1217806>. Acesso em: 06 set. 2016.

REIS, A. et al. Descrição VHDL do MIPS Pipeline. 2000. 21 p. Disponível em: . Acesso em: 06 set. 2016.

RUBIO,V.P.;COOK,J.AFPGAImplementationofaMIPSRISCProcessorforComputer Architecture Education. 2004. Dissertação (Mestrado) — New Mexico State University, 2004. Disponível em: . Acesso em: 06 set. 2016.

SINGH, K. P.; PARMAR, S. Design of High Performance MIPS Cryptography Processor Based on T-DES Algorithm. CoRR, abs/1503.03166, 2015. Disponível em: . Acesso em: 06 set. 2016.

STALLINGS, W. Arquiteturaeorganizaçãodecomputadores: projeto para o desempenho. São Paulo: Pearson Prentice Hall, 2006. 786 p. ISBN 9788587918536.

XILINX INC. IntellectualProperty. 2016. Disponível em: . Acesso em: 06 set. 2016.




DOI: http://dx.doi.org/10.29069/forscience.2017v5n1.e218

Apontamentos

  • Não há apontamentos.


Indexada em:

                    

          

ISSN 2318-6356

Licença Creative Commons
ForScience: Revista Científica do IFMG   http://formiga.ifmg.edu.br/forscience é licenciado sob uma Licença Creative Commons Atribuição-NãoComercial 3.0 Não Adaptada.

SalvarSalvarSalvarSalvar